Filtrace paketů pro směrovací akcelerátor na bázi FPGA

Základní údaje

Originální název Packet Filtering for FPGA-Based Routing Accelerator
Autoři

Další údaje

Citace ANTOŠ, David, Vojtěch ŘEHÁK a Petr HOLUB. Packet Filtering for FPGA-Based Routing Accelerator. In CESNET Conference 2006 Proceedings. Prague: CESNET, z. s. p. o., 2006. s. 161--173, 13 s. ISBN 80-239-6533-6.
Originální název angličtina
Obor Počítačový hardware a software
WWW
Druh Článek ve sborníku
Klíčová slova packet filtering; hardware accelerated routing; filtring rules transformation; filtering decision diagram; binary decision diagram

Anotace

Článek popisuje nový přístup k reprezentaci paketových filtrů: filtrovací rozhodovací diagramy (filtering decision diagram, FDD). Tato reprezentace je založena na sémanticky rozšířených binárních rozhodovacích diagramech a použita pro efektivní zpracování filtrů v hardwarovém akcelerátoru, který používá CAM a porovnávací instrukce ke klasifikaci paketů. Jsou prezentovány základní operace nad FDD a složitostní odhady. Analyzujeme a porovnáváme vyjadřovací schopnosti běžných paketových filtrů.

Používáte starou verzi internetového prohlížeče. Doporučujeme aktualizovat Váš prohlížeč na nejnovější verzi.

Další info