Informace o publikaci

Packet Filtering for FPGA-Based Routing Accelerator

Název česky Filtrace paketů pro směrovací akcelerátor na bázi FPGA
Autoři

ANTOŠ David ŘEHÁK Vojtěch HOLUB Petr

Druh Článek ve sborníku
Fakulta / Pracoviště MU

Fakulta informatiky

Citace
WWW http://www.ces.net/conference06/
Obor Počítačový hardware a software
Klíčová slova packet filtering; hardware accelerated routing; filtring rules transformation; filtering decision diagram; binary decision diagram
Popis Článek popisuje nový přístup k reprezentaci paketových filtrů: filtrovací rozhodovací diagramy (filtering decision diagram, FDD). Tato reprezentace je založena na sémanticky rozšířených binárních rozhodovacích diagramech a použita pro efektivní zpracování filtrů v hardwarovém akcelerátoru, který používá CAM a porovnávací instrukce ke klasifikaci paketů. Jsou prezentovány základní operace nad FDD a složitostní odhady. Analyzujeme a porovnáváme vyjadřovací schopnosti běžných paketových filtrů.
Související projekty:

Používáte starou verzi internetového prohlížeče. Doporučujeme aktualizovat Váš prohlížeč na nejnovější verzi.

Další info