Informace o publikaci
Parallelization of brute-force attack on MD5 hash algorithm on FPGA
| Název česky | Paralelizace útoku brutální sílou na hashovací algoritmus MD5 pomocí FPGA |
|---|---|
| Autoři | |
| Rok publikování | 2019 |
| Druh | Článek ve sborníku |
| Konference | 32nd International Conference on VLSI Design, VLSID 2019 |
| Fakulta / Pracoviště MU | |
| Citace | |
| www | http://dx.doi.org/10.1109/VLSID.2019.00034 |
| Doi | http://dx.doi.org/10.1109/VLSID.2019.00034 |
| Klíčová slova | LUT; HDL; GPU; IP core |
| Přiložené soubory | |
| Popis | Hashovací algoritmu MD5 implementovaný v FPGA je rychlejší než softwarová realizace, ale útok hrubou silou na hashovací algoritmus MD5 vyžaduje teoreticky 2 na 128 iterací. Tato práce se pokouší zvýšit rychlost útoku hrubou silou na algoritmus MD5 pomocí HW. Pro generování hashů MD5 je použit úplné 64-stavový pipelining a jsou prezentovány tři architektury pro hledání hesel. K vyhledání hesla, které bylo hashováno pomocí algoritmu MD5, je provedena paralelizace 32/34/26 instancí generátoru hashů a generátoru hesel MD5. Celkový výkon přibližně 6G pokusů za sekundu byl dosažen pomocí jediného zařízení FPGA Virtex-7. |