Verification Process of Hardware Design in Liberouter Project

• Název česky: Proces verifikace hardwarového návrhu v projektu Liberouter
• Autoři: HOLEČEK Jan; KRATOCHVÍLA Tomáš; ŘEHÁK Vojtěch; ŠAFRÁNEK David; ŠIMEČEK Pavel
• Rok publikování: 2004
• Druh: Prezentace v oblasti VaV (AV tvorba, WEB aplikace apod.)
• Fakulta / Pracoviště MU: Fakulta informatiky
• Popis: Tato zpráva analizuje proces verifikace hardwarového návrhu v projektu Liberouter. Popisuje nástroje převodu specifikace modelu i pomocné nástroje pro řízení vlastní verifikace (náš vlastní script Verunka).

Související projekty

• Automatizovaná verifikace paralelních a distribuovaných systémů
• Nesekvenční modely výpočtů -- kvantové a souběžné distribuované modely výpočetních procesů