Informace o publikaci
Verification Results in Liberouter Project
| Název česky | Výsledky verifikace v rámci projektu Liberouter |
|---|---|
| Autoři | |
| Rok publikování | 2004 |
| Druh | Prezentace v oblasti VaV (AV tvorba, WEB aplikace apod.) |
| Fakulta / Pracoviště MU | |
| Citace | |
| Popis | Tato technická zpráva popisuje naše výsledky verifikace hardwarových návrhů komponent karet Liberouter a Scampi v rámci projektu Liberouter. Používáme symbolický model checker Cadence SMV, do jehož vstupního jazyka převádíme zdrojový VHDL kód přes Verilog. Tímto způsobem jsme ověřili mnoho vlastností HW komponent. |
| Související projekty: |