Formal Verification of a FIFO Component in Design of Network Monitoring Hardware

• Název česky: Formální verifikace FIFO komponenty při návrhu síťového monitorovacího hardware
• Autoři: KRATOCHVÍLA Tomáš; ŘEHÁK Vojtěch; ŠAFRÁNEK David
• Rok publikování: 2006
• Druh: Článek ve sborníku
• Konference: 10 years of CESNET - CESNET CONFERENCE 2006
• Fakulta / Pracoviště MU: Fakulta informatiky
• Obor: Informatika
• Klíčová slova: formal verification; model checking; component-based hardware; FPGA
• Popis: V článku je prezentován specifický přístup použití formální metody ověřování modelů při verifikaci hardwarové implementace komponenty FIFO. Tento přístup byl aplikován při verifikaci klíčových hardwarových komponent v rámci projektu Liberouter. Cílem projektu Liberouter je vývoj hardwarově akcelerovaného síťového směrovače a monitorovací jednotky. Článek se zaměřuje na proces verifikace komponenty FIFO, popis odhalených chyb a způsob jejich opravy.

Související projekty

• Automatizovaná verifikace paralelních a distribuovaných systémů
• Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů
• Techniky automatické verifikace a validace softwarových a hardwarových systémů
• Institut Teoretické Informatiky
• Vysoce paralelní a distribuované výpočetní systémy